CORAL Platform Baseboard For ARM926EJ-S

CORAL Platform Baseboard For ARM926EJ-Sは日本システムウエア株式会社(NSW)が開発・製造したシステムオンチップ(SoC)設計に特化した高速/高性能なARM926EJ-SSoC開発プラットフォームです。

従来のARM SoC開発においては、実環境と同等の条件設定を可能とする評価ボードがなかったため検証時に多くの工数を必要としていました。

CORAL Platform Baseboard For ARM926EJ-Sは、ARM926EJ-SコアおよびサブシステムをStructured ASICに組み込んだ評価用チップ(TSUNAMI)とユーザーロジック用FRGA(Xilinx社製 Virtex-4)から構成され、チップ内部AHBバス(最大AHB動作速度75MHz,3系統)をオンボードFPGAへ直接接続することにより、設計自由度を保ちつつ実速度での評価を実現し、SoC開発における評価工数の大幅な削減による短納期、低コスト等、セットメーカー様のご要望に対応することが可能となりました。

また、拡張オプションとしてLogic Tile(ARM社製)やLogicBench(日立情報通信エンジニアリング株式会社製)により大規模SoCデザインに対する対応も可能です。

※本製品は日本システムウエア社が開発・製造を行い、横河ディジタルコンピュータが販売・サポートを行っております。

ARM926EJ-Sコア仕様

コアレビジョン

r0p5

TCMサイズ

I-TCM : 16KByte,
D-TCM : 16KByte,

キャッシュサイズ

I-cache : 16KByte,
D-cache : 16KByte,

ETM9仕様

レビション: r2p2
コンフィギュレーション: large

性能

150MHzのARM926EJ-S　CPUコア性能
最大75MHzの内部AHB性能
オンボードFPGAに対して最大75MHzの外部AHB性能

〔室温における標準的な最大値〕

	CPUコア	内部AHB	外部AHB
Case1	150	75	75
Case2	150	75	37.5
Case3	150	37.5	37.5
Case4	75	75	75
Case5	75	75	37.5
Case6	75	37.5	37.5
Case7	37.5	37.5	37.5

〔単位はMHz〕

CPUコア/内部AHB/外部AHBの性能は、整数比となっています。

CORAL Platform Baseboard For ARM926EJ-S ボード構成

メモリ

DDR-SDRAM	128MByte
SDRAM	128MByte
SRAM	1MByte
Flash	32MByte
EEPROM	4Kbit(メモリマップ設定用)
ROM	32MByte (メンテナンスプログラム用)

ペリフェラル

ペリフェラル類は必要最低限の構成とし、お客様のシステム構成の自由度を確保しました。ユーザー回路を追加することなくLinuxをブートさせる事が可能な構成となっています。

メモリコントローラ×2
割り込みコントローラ
UART×2
Timer×4ch
GPIO×13(32bit)
SPI
SDホストコントローラ(東京エレクトロンデバイス株式会社製)

オンボードFPGA

Virtex-4

XC4VLX 100/160/200 (Xilinx社製)
※ご注文時に、3タイプから1つをご選択いただきます。詳細はお問い合わせください。

拡張性

RealViewLogicTile	(ARM社製)
LogicBench	(日立情報通信エンジニアリング株式会社製)

対応OS

ARM Embedded Linux2.6動作実績あり
(FileSystemの構成に、MontaVistaLinux Packageを使用)

サポートCD

User Flash書き込みプログラム
Configration ROM書き込みプログラム
システム及びメモリ初期化コード
シンプルなメイクファイル
モニタプログラム

お問い合わせ

エンベデッドプロダクト事業部: TEL：042-333-6222　FAX：042-352-6107; info-arm@yokogawa-digital.com